製品仕様書	No.	IS-68	302A	来歷/REV.	3
PRODUCT SPECIFICATION	頁/PAGE	1/8			
標 題 : 6802 シリーズ ESD プロテクターチップ		E年月日 09 – 21 - '04		1 - '04	
SUBJECT : Series 6802 ESD protector chip	改定年 REVISEI		05 – 30) - '07	

1. 適用範囲

本仕様書は、イリソ電子工業株式会社製 IMSA-6802-01A ESD プロテクターチップに関 する仕様及び性能上の必要事項について規定す る。

2. 形状、寸法及び材質

構造、寸法、主要部の材質、表面処理等は、添付 図面による。

3. 定格

(1) 最大許容電圧 : DC20V、AC14V(2) 使用温度範囲 : -40~+105℃

(3) 保存温度範囲 : -55~+125℃

4. 性能

特に規定のある場合を除き性能試験は、下記の環境条件のもとで行なう。

常温 : 15~35℃ 常湿 : 25~85%RH

1. Application

This product specification is applied for the ESD protector chip IMSA-6802-01A, IRISO ELECTRONICS CO.,LTD..

2. Dimensions and materials

Mechanical detail, see the product drawing attached.

3. Ratings

(1) Maximum allowable voltage: DC20V,AC14V

(2) Temperature range : $-40 \sim +105 \%$

(3) Preservation condition :-55 \sim +125 $^{\circ}$ C

4. Performances

All the performance tests, unless otherwise specified, is taken as per following environmental conditions.

Ambient temperature: 15∼35°C Ambient humidity: 25∼85%RH

4-1.電気的性能/Electrical performance

	項目	条 件	規格
No.	Items	Test Conditions	Specifications
1	ピーク電圧	静電気シミュレータにより、15kV をコンデン	700V以下
	ピーク電流	サ C=150pF に充電後、抵抗 R=330Ωを介し、	20A以上
		気中放電によりチップに初回印荷したときのピ	700V and below
	Peak voltage (PV)	ーク電圧とピーク電流を測定する。 (下図参照)	20A and more
	Peak current (PI)	PV and PI shall be measured when surge	
		voltage of 15kV, form C=150pF through	
		R=330 Ω (IEC-61000-4-2), is applied to the	
		chip at the first time by air-discharge method	·
		using ESD simulator. (Refer to the below fig.)	
	Voh SSM SSM SSM SSM SSM SSM SSM SSM SSM SS		

No.	IS-6802A	来歷/Rev.	3	頁/Page	2/8

No.	項 目 Items	条 件 Test Condition	規 格 Specification
2	絶縁抵抗 Insulation Resistance (Ri)	電極間に DC20V を印加し測定する。 Voltage of DC20V shall be applied between the electrodes.	20MΩ以上 20MΩ and more
3	静電容量 Capacitance (Cs)	AC1V、1MHzの条件で測定する。 The capacitance shall be measured on the following conditions. AC 1V, Frequency=1MHz	0.3pF以下 0.3pF and below
4	サージ耐性 Surge life test	15 kV をコンデンサ 150pF に充電後、抵抗 330 Ωを介して気中放電により 20 回印荷し、その間の PV、PI、Ri、及びその後の Cs を測定する。 Surge voltage (IEC-61000-4-2 15kV) is applied to the chip 20 times. PV, PI and Ri are measured during the pulse injections. The capacitance Cs is measured after the test.	PV=900V以下、PI=20A以上 Ri=20MΩ以上 Cs=0.3pF以下 PV=900V and below PI=20A and more Ri=20MΩ and more Cs=0.3pF and below
5	外観 Appearance	ルーペ(×10倍以上) Loupe(Magnification 10 more)	有害となる割れ、剥がれ、 変形、変色のない事。 Should not have any flaw, scratch, discoloration, and crushed.

4-2. 機械的特性/Functional Performance

No.	項目	条 件	規格
	Items	Test Condition	Specification
. 1	振動試験 Vibration test	実装した状態にて振動周波数 10~55~10Hz 振幅 1.5mmの条件で互いに直角な 3 方向に各々2 時間計 6 時間試験する。 The chip (mounted on board) is vibrated in the frequency range of 10~55~10Hz and in the constant vibration amplitude 1.5mm. This motion is applied for period of 6 hours in one of 3 mutually perpendicular directions(X,Y,Z-axis).	割れ等の異常のない事。 PV=900V以下、PI=20A以上 Ri=20MΩ以上 Cs=0.3pF以下 No damage such as cracks should be caused in chip element. PV=900V and below PI=20A and more Ri=20MΩ and more
2	落下衝擊試験 Shock test	実装した状態で治具に取付け加速度 981m/s² (100G) 衝撃作用時間 6m 秒を X,Y,Z 方向の 6 面に各 3 回加える。 The chip (mounted on board) are installed in the machine. They are applied pulses 3 times to each 6 faces of 3 mutually perpendicular directions(X,Y,Z); in conditions as specified; acceleration of 981m/s² (100G) and shock pulses for a duration of 6msec.	Cs=0.3pF and below 割れ等の異常のない事。 PV=900V以下、PI=20A以上 Ri=20MΩ以上 Cs=0.3pF以下 No damage such as cracks should be caused in chip element. PV=900V and below PI=20A and more Ri=20MΩ and more Cs=0.3pF and below

- 1						
	No.	IS-6802A	来歷/Rev.	3	頁/Page	3 / 8

			- N	
1	No.	項目	条件	規格
		Items	Test Condition	Specification
	3	耐基板曲げ性	試験基板に実装した状態で下図に示すように	PV=900V以下、PI=20A以上
		Bend strength of	3㎜ たわませ 10±1 秒間保持する。	Ri=20MΩ以上
		the end face plating	試験後、PV、PI、Ri、Cs を測定する。	Cs=0.3pF以下
			Mount the chip to test substrate. Apply	試験基板材質:
			pressure in direction of arrow unit band	ガラスエポキシ銅箔積層板
			width reaches 3mm illustrated in the figure	(t=1.6mm)
			below and hold for $10\pm1{ m sec.}$	PV=900V and below PI=20A and more
			It shall be measured PV, PI, Ri and Cs.	$Ri=20M\Omega$ and more
				Cs=0.3pF and below
			20	Material of test substrate:
			Pressuring jig(1mm)	Glass fiber base epoxy
				resin.(t=1.6mm)
			試験用基板 Test substrate	100211(0 11011111)
			rest substrate	
			たわみ量	
			45 45 Strength	
			17	
	4	端子電極固着性	試験基板に実装した状態で下図に示すように	PV=900V以下、PI=20A以上
		Adhesion of	基板に水平方向に 5N(0.51kgf)の荷重を	Ri=20MΩ以上
		Electrode	10±1 秒間加える。	Cs=0.3pF以下
			試験後、PV、PI、Ri、Cs を測定する。	試験基板:ガラスエポキシ
			Mount the chip to test substrate. Apply	銅箔積層板
			pressure (5N(0.51kgf)) to specimen as	(t=1.6mm)
			illustrated in the figure below and hold for 10	PV=900V and below
			$\pm 1 \mathrm{sec.}$	PI=20A and more
			It shall be measured PV, PI, Ri and Cs.	Ri= $20M\Omega$ and more
				Cs=0.3pF and below Material of test substrate:
			/ 試験用基板	Glass fiber base epoxy
			Test substrate	resin.(t=1.6mm)
			/加圧冶具	resm.(t=1.0mm)
			Pressuring jig	
			8 8	
			1.0	

4-3. 環境特性/Environmental performance

	No.	項 目	条 件	規 格
		Items	Test Conditions	Specification
	1	耐熱性	実装した状態にて温度 125±2℃雰囲気中に	PV=900V以下、PI=20A以上
1		Heat resistance	1000 時間放置し、放置後 PV、PI、Ri、Cs を	Ri=20MΩ以上
	•		測定する。	Cs=0.3pF以下
ľ			The chip (mounted on board) is exposed in	PV=900V and below
			the heat chamber $125\pm2^{\circ}$ C for 1000 hours.	PI=20A and more
			It shall be measured PV, PI, Ri and Cs.	$Ri=20M\Omega$ and more
			it shan be measured F v, F1, Ki and Cs.	Cs=0.3pF and below

			No.	IS-6802A	来歷/]	Rev.	3	頁/Page	4 /
No.	項 目 Items			件 ondition				規格 Specification	
2	耐寒性 Cold resistance	1000 時間放 測定する。 The chip (m the cold char	置し、放置 counted on nber –55:	要-55±3℃雰 透後 PV、PI、R n board) is ex ±3℃ for 1000 V, PI, Ri and C	i、Cs を posed in hours.	Ri=2 Cs=0 PV=9 PI=20 Ri=2	20M 0.3p 200V 0A a 20M	以下、PI=20A ①以上 F以下 and below nd more ① and more F and below	e
3	耐湿性 Humidity	~95%の恒温 置後 PV、PI The chip (m the humidity	l恒湿槽中心、Ri、Cs counted on chamber	60 ± 2 \mathbb{C} 、相対に 1000 時間放き測定する。 n board) is expr 60 ± 2 \mathbb{C} , 90 \mathbb{C}	置し、放 posed in -95%RH	Ri=2 Cs=0 PV=9 PI=20 Ri=2	20M 0.3p 000V 0A a 20M	以下、PI=20A Ω以上 F以下 and below nd more Ω and more F and below	.
4	耐湿負荷 Loading under Humidity	DC20V 印加 湿度90~95% し、放置後 P DC 20 voltag It is exposed	6の恒温恒 V、PI、F ge shall be l in the h	こて温度 60±2 湿槽中に 1000 ti、Cs を測定す applied to the umidity chaml 1000 hours. It	時間放置 る。 chip. cer 60±	Ri=2 Cs=0 PV=9 PI=20 Ri=2	20M 0.3p 000V 0A a 20M	以下、PI=20A Ω以上 F以下 and below nd more Ω and more	÷
		measured PV			Shan be			F and below	
5	冷熱衝擊試験 Thermal shock test	として、1000 Ri、Cs を測版 The chip (mo cycle in the f as the follow PV, PI, Ri an +105±2℃ Ambient Temperature -40±2℃ 	サイクル をする。 ounted on following to ing figured d Cs. 30 min サイクルを をする。 ounted on following to ing figured d Cs.	1 cycle 1 cycle D温度条件を1 E施し、試験後 board) is experence coe. It shall be m	PV、PI、 sed 1000 mditions heasured tes サイクル PV、PI、 psed 200 mditions heasured	Ri=2 Cs=0 PV=9 PI=20 Ri=2	20M 0.3p 000V 0A a 20M	以下、PI=20A Q以上 F以下 and below nd more Q and more F and below	e
		$+125\pm2\%$ Ambient Temperature $-55\pm2\%$		utes 30 m		→ — 15 1	min	utes	

No.	IS-6802A	来歷/Rev.	3	頁/Page	5 /8

N	D. 項目	条 件	規 格
	Items	Test Condition	Specification
6	耐溶剤性	イソプロピルアルコールに 60 ± 10 秒浸漬する。	電極及び保護膜表面に異常ないこと。
	Solvent Resistance	The chip shall be put into the isopropyl -alcohol for 60 ± 10 s.	There shall be no remarkable abnormality on appearance.

4-4. その他の性能/Other performance

No.	の他の注版/ Otner per 項 目	条 件	規格
110.	Items	Test Conditions	Specification
1	半田付け性		電極面積の95%以上に半田
1	Solder ability	\^^ / - チップをフラックス(ロジン系低活性タイプ)	がむらなく付着する事。
	Dolder ability	フラフセフラウラス(ロフンボは店住ライフ) に 5~10 秒浸漬する。そして、245±5℃の無	Solder shall be covered
		鉛半田槽(Sn,Ag3wt%,Cu0.5wt%: JEITA 推	95% or more of the
		卸十四情(SII,AgSwt%,Cu0.5wt% : JEIIA 推 類)に 3±0.5 秒浸す。	electrode area.
		l '	ciccurda area.
		The chip shall be put into the soldering flux (low-active rosin type) bath. Thereafter it	
		shall be put into the solder bath	
		(Sn,Ag3wt%,Cu0.5wt% : recommended by	
		JEITA) 245 ± 5 °C, 3 ± 0.5 sec.	
		<条件 2>	
İ		チップをフラックス(ロジン系低活性タイプ)	
		に 5~10 秒浸漬する。そして、215±5℃の半	
		田槽に3±0.5 秒浸す。	
		The chip shall be put into the soldering flux	
		(low-active rosin type) bath. Thereafter it	·
		shall be put into the solder bath $215\pm5\%$, 3	·
		$\pm 0.5 \mathrm{sec}$.	
2	フロー半田耐熱性	<条件 1>	割れ等の異常のない事。
	Resistance to	前処理:ベーキング 125℃、24 h	PV=900V以下、PI=20A以上
	dip-flow solder heat	加湿 85℃、85%RH、168h(1回目)	Ri=20MΩ以上
		チップを 100~150℃で 60 秒予備加熱し、260	Cs=0.3pF以下
		±5℃の半田槽に 10±1 秒間浸す。2 回繰り返	No damage such as cracks
		した後 PV、PI、Ri、Cs を測定する。	should be caused in chip
		Preprocessing:	element. PV=900V and below
		Baking 125℃、24h	PI=20A and more
		Humidification 85°C, 85%RH, 168h(1st)	Ri=20M Ω and more
		The chip shall be put into the solder bath of	Cs=0.3pF and below
		$260\pm5\%$ for $10\pm1s$ after preheated at 100	-
		\sim 150°C for 60s to do the process 2 times.	
		It shall be measured PV, PI, Ri and Cs.	
		<条件2>	
		チップを 350±10℃の半田槽に 3.5±0.5 秒間	
		浸す。2回繰り返した後PV、PI、Ri、Csを測	
		定する。	
		The chip shall be put into the solder bath of	
		350 ± 10 °C for 3.5 ± 0.5 s to do the process 2	
		times.	
		It shall be measured PV, PI, Ri and Cs.	

No.	IS-6802A	来歷/Rev.	3	頁/Page	6 /8

No.	項目	条 件	規格
	Items	Test Conditions	Specification
3	リフロー半田耐熱性 Resistance to flow solder heat	前処理:ベーキング 125℃、24h 加湿 85℃、85%RH、168h(1 回目) 85℃、65%RH、24h(2 回目) チップを下記条件にて半田耐熱試験 2 回行う。 試験後 PV、PI、Ri、Cs を測定する。 Preprocessing: Baking 125℃、24h Humidification 85℃、85%RH、168h(1st) 85℃、65%RH、24h(2nd) The chip shall be tested in the following conditions to do 2 times. It shall be measured PV, PI, Ri and Cs.	割れ等の異常のない事。 PV=900V以下、PI=20A以上 Ri=20MΩ以上 Cs=0.3pF以下 No damage such as cracks should be caused in chip element. PV=900V and below PI=20A and more Ri=20MΩ and more Cs=0.3pF and below
4	電極の耐半田食われ Solder leaching	$(Pre-Heat150\sim180^{\circ}C)$ 230 $^{\circ}Cmore$ 45 $^{\circ}list_0$ sec 260 $\pm5^{\circ}C$ の半田槽に 30 $\pm1s$ 浸す。 The chip shall be put into the solder bath 260 $\pm5^{\circ}C$, 30 $\pm1s$.	端子電極食われのない事。 There shall be no solder leaching on appearance.

5. 注意事項/Cautions

- ・製品には天地方向があり、実装する際は黒色の保護層が上面になるよう、ご使用下さい。
- ・チップ部品の実装工程では、極稀にチップ立ちが発生することがあります。予め接着剤を用いることで対策が可能であり、ご使用を推奨致します。
- ・保存方法 納入包装状態のまま常温(15~35℃)、常湿(25~85%RH)で保存する。また、直射日光及び 有害ガス(塩素、硫黄等)の影響を受けない場所に保管してください。
- ・保管期間 6ヶ月以内にご使用ください。6ヶ月以上経過したものは、使用前に半田付け性を確認した上でご使用ください。
- ・本製品は半導体ではない為、梱包状態での帯電による静電気破壊はありません。
- Please note that there is the up and down direction in this product, the black plane should be oriented to the top in mounting process.
- And at the mounting process, we recommend to prefix it with exclusive glue to avoid the problem of chip standing in the flow soldering.
- The taping products should be stored at a temperature $15\sim35^{\circ}$ C and a humidity $25\sim85^{\circ}$ C RH% and should not be to direct sunlight and harmful gas.
- The products should be used within 6 months after delivery. So after the above period, the solderability should be checked before soldering.
- This products is not a semiconductor and shall not be destructed by static electricity in the package.

6.その他/Others

6-1.ODC 使用の有無/ODC

本部品(ユニット)は原材料から製品の完成までの全工程において ODC(特定フロン、特定ハロン、1-1-1 トリクロロエタン、四塩化炭素)を一切使用しておりません。

The specified (UNIT) shall not be used Ozone Deplating Chemicals (Hulons, Halons, 1-1-1. Trichloroethane, Chloroflourocarbones) from the material to all through it's process.

6-2.臭素系難燃剤(規制対象物質)使用の有無/Brominated flame retardation material

本製品は規制の臭素系難燃剤(PBBOs、PBBs)は使用しておりません。

Brominated flame retardation material (PBBOs, PBBs) shall not be contained in this parts.

6-3.現品票/Product label

専用エンボステープ側面に現品票を貼ります。これには、品名、部番(※)、数量、及び製造番号が記載されております。

(※)貴社部品番号にて記載。

Product label shall be put on the side of taping reel. It is filled with the product label, parts No.(**), quantity, and lot number.

(X)Customer parts number shall be written.

現品票の例

現	品	票		
納入	先			御中
品	名		ESD チップ	-
部品	番号		·	
数量	ţ		5, 000 PCS	
製造	番号			
IRS	No.		IMSA-6802-01Y900	
_				

R\$ イリソ電子工業株式会社

原産国表示

An example of the product label

label	
	ESD Chip
	5, 000 PCS
	IMSA-6802-01Y900
	label

IRISO ELECTRONICS CO., LTD.

Country of origin

No. IS-6802A 来歷/Rev. 3 頁/Page 8 /8

6-4.原産国/Country of origin

日本製/Made in Japan

(現品票上に記載/Country of origin is specified on the product label)

6-5.外箱現品表の表示/Outer product label

下記現品票を外側側面に貼っています。尚、これには品質保証部の合格印が捺印されています。

Outer product label shall be put on the outside of cardboard box.

Quality department stamp shall be put the seal on the label.

外箱ラベルの例



7-1.和文と英文の差異について/Differences of description between Japanese and English

和文と英文の内容に差異が生じた場合には、和文の内容を優先致します。

If differences of description between Japanese and English are there in this specification, priority shall be given to Japanese on.